Institut d'Électronique et de Télécommunications de Rennes
UMR CNRS 6164

| ENT |






Accueil du site > Accueil > Actualités

Offre de stage Master : Circuit Diversification for Improved Security of FPGA Computing Architectures

Durée : 5 mois

Lieu : IETR, site de CentraleSupélec (Campus de Rennes)

Correspondants : Rubén SALVADOR, Amor NAFKHA et Maxime PELCAT

Pour en savoir plus






Départements et équipes de recherche
>
Top