Institut d'Électronique et de Télécommunications de Rennes
UMR CNRS 6164

| ENT |






Accueil du site > Accueil > Production scientifique > Thèses en cours > Équipe VAADER (Dpt IMAGE)

Méthodes pour l’implémentation parralèle de la nouvelle technologie de compression HEVC pour un format d’image Ultra Haute Définition enrichie (UHD)

Doctorant : Ronan PAROIS.

Directeur de thèse : Olivier DEFORGES.

Thèse débutée le : 01/12/2014.

L’objectif des travaux de thèse consistera en l’étude, la mise en œuvre et l’évaluation des techniques de codage/décodage parallèle appliquée sur la technologie HEVC. Pour cela, dans un premier temps, le doctorant devra évaluer lors d’une phase bibliographique à la fois les programmations dites impératives utilisant des primitives pragma dans le code C telles que :

  • OpenMP pour la programmation multicœur,
  • HMPP pour la programmation GPU et multicœurs,

ou des approches dites flots de données :

  • Reconfigurable Video Coding (RVC) avec le langage de programmation CAL agnostique de la plateforme visée, l’INSA étant à l’origine du compilateur Orcc utilisé dans RVC pour la modélisation de décodeur. Orcc peut viser différentes cibles : FPGA ou multicœur.
  • SigmaC orientée C utilisé par le concepteur de plateforme "manycore" Kalray.

Les approches flots de données ont pour avantages sur les approches impératives d’extraire le parallélisme et les dépendances de données indépendamment de la cible visée. Celles-ci sont décrites sous la forme d’un bloc diagramme explicitant les interactions entre les opérations du graphe flot de données.

HEVC est l’application de compression vidéo la plus complexe d’aujourd’hui et va donc permettre d’éprouver ses outils de conception rapide pour système multicore ou manycore.

La deuxième partie de la thèse sera constituée de l’étude des architectures parallèles pour HEVC qui sont de nos jours devenues incontournables que ce soit au niveau des processeurs de nouvelle génération de type multicore ou manycore, types Kalray ou p2012 de ST-M, avec mémoire partagée ou distribuée, mais également au niveau des FPGA avec une programmation parallèle par essence.

La dernière partie évaluera l’interaction des approches flots de données sur les différentes architectures parallèles susmentionnées.

Page du doctorant.






Départements et équipes de recherche
>
Top