Maria Méndez Real

Maître de Conférences, NU

Localité:

France

Courriel : maria [dot] mendez [at] univ-nantes [dot] fr

Téléphone : +33 (0)2 40 68 30 21

Numéro de bureau : Polytech Nantes - C110ireste

NEW

* ANR JCJC project CoPhyTEE has been selected (Coordinator and Scientific Leader), 2023-2027

* Publications in 2023

  • "You Only Get One-Shot: Eavesdropping Input Images to Neural Network by Spying SoC-FPGA Internal Buses", M. Myat Thu, M. Méndez Real, M.Pelcat, P. Besnier, in ARES, 2023.
  • "Securing a RISC-V architecture: A dynamic approach", S. Pillement, M. Méndez Real, et al., in DATE, 2023.
  • "Bus Electrocardiogram: Vulnerability of SoC-FPGA Internal AXI Buses to Electromagnetic Side-Channel Analysis", M. Myat Thu, M.Méndez Real, M. Pelcat, P. Besnier, in EMC Europe, 2023.

* PC member of TCHES'23, TCHES'24, DATE'24 "Secure systems, circuits and architectures" Track

* Bénéficiaire de la Prime RIPEC C3 Composante Individuelle 2023-2026

Short Bio

Originally from Mexico, Maria Méndez Real spent one year in the United States and lives in France since 2009.
Since September 2018, Maria Méndez Real is Associate Professor (Maitresse de Conférences) at Polytech Université de Nantes, France. Since 2014 she has been working in Hardware Security. Her reasearch activity is within IETR (Institut d’Electronique et des Technologies du numéRique, UMR CNRS 6164) lab. Her research interests are on power-based and architectural side-channel attacks, fault and remote attacks, embedded systems secuirty, and embedded artificial intelligence security..
From 2017 to 2018 she was an Assistant Professor (ATER) at Polytech Université de Nantes.
In 2015 she was invited researcher at the Ruhr-University of Bochum (RUB), Germany. She worked on virtual prototyping tools for evaluating multi core architectures security.
In 2017, she received her PhD, european label, in Electronic Engineering - Hardware Security from UBS (Université de Bretagne-Sud), within Lab-STICC UMR 6285 lab in France. Her PhD work was on the frame of the French ANR TSUNAMY project (2013-2017) and deal with secure-enable mechanisms for the physical isolation of sensitive applications on many-core architectures.
Before that, she received her master (Dipl.-Ing.) in Electrical and Computer from UBS in 2014.
She is author and co-author in international journals, conferences and workshops (TECS, TC, DATE, JSA, FPL, SAMOS, VLSI, etc). She is PC member and reviewer of several international journals and conferences (JCEN, DATE, NEWCAS, FPT, TCAD, LASCAS, MCSoC, ICCS, ARES, etc).
She is PC member of TCHES 2023 and 2024.
She actively participates on national project evaluation (ANR projects, PEC, regional, etc), jurys for recrutement of Associate Professors, and PhD following (CSI) and defense jurys as examinator.

PhD Supervision

PhDs supervised

  • Safouane Noubir (2018-2021), Investigation of Security Vulnerabilities of Energy Management on Multi-Core Architectures

On-going PhD supervision

  • Owen Le Gonnidec (2023 - ), Energy-based Attacks on RISC-V TEE Processors.
  • Alla-Eddine Bahi (2023 - ), Covert Channels on Airgap Systems
  • Juliette Pottier (2022 - ), Cache Memory Protection through Dynamic Obfuscation of RISC-V Processors
  • Racim Boussa (2022 - ), Approximation Techniques impact on SCA against DNN Accelerators
  • May Myat Thu (2021 - ), Study of Side-Channel Vulnerabilities in Deep Learning FPGA Implementations of Computer Vision

Research Projects and Fundings

  • CoPhyTEE: Addressing Covert & Physical Attacks performed from SW in Open-Hardware Trusted Execution Environment-enabled System-on-Chip 2023-2024 (laureate, coodinator)
    2023-2027
    Funding: ANR JCJC (250KE)
  • VAVIECA: Side-Channel Attacks vulnerabilities on FPGA Deep Neural Networks implementions (scientific leader)
    2021-2024
    Funding: DGA through PEC (Pôle d'Excellence Cyber) (140KE)
  • SecV: Processor obfuscation through dynamical instruction decoding
    2022-2025
    Funding: ANR PRC (736KE)
  • SecureIoT (laureate, scientific leader)
    2018-2021
    Funding: RFI WISE Attractivité (135KE)
  • SEROIF: SEcursation des Réseaux d’Objets interconnectés et de l’information pour l’Industrie du Futur (participant)
    2018-2021
    Funding: RFI WISE International, mobility (9KE)
  • TRUST: Towards Reconfigurable and Secured Industrial IoT (participant)
    2018-2021
    Funding: RFI WISE, mobility (10KE)
  • NOPE: Normally-Off Computing (participant)
    2019
    Funding: Cominlabs, Exploratory action
  • Exploration of security and reliability compatibility (scientific leader)
    2013-2017
    Funding: PEPS IETR (3,6KE)
  • TSUNAMY: Hardware and software managemenT of data SecUrity iN A ManY core platform (PhD, participant)
    2013-2017
    Funding: ANR PRC (573KE)

Other Responsabilities

  • Referent for cyber security activities of IETR lab, ligérien perimeter (since 2019)
  • Referent of Transversal Axis CYbersecurité Matérielle (CYM) of IETR lab (since 2021)
  • Member of the scientific council of DGA CREARCH'lab SemSecuElec Seminar (since 2023)
  • Referent of IETR lab and INSIS institute, member of the CNRS Cybersecurity Miroir research group (since 2021)
  • Member of Polytech NU council collège B (2022-2023)
  • Member of the scientific council of IETR lab (since 2022)
  • Referent for EEA club, ligérien perimeter (since 2018)

Scientific Scholarships and Distinctions

- Prime RIPEC C3 Composante Individuelle. 2023-2026.

- Scholarship Attractivité. PhD funding from RFI région Pays de Loire, 2018-2021.
    
- FADEx (French-American Doctoral Exchange). Scolarship funding for participating to the Excellence Program programme d'excellence, FADEx, 2017.
    
- DAAD (German Academic Exchange Service). 4-month research visit funding, 2015.

- 4-month research visit funding from Université Européenne de Bretagne (UEB), 2015.

- Trudevice, Cost Action Grant. Short Term Scientific Mission (STSM) funding for scientific collaboration Germany-France, 2015.

Short CV_fr

List of Open-Source Projects

Job offers

A PostDoc offer is available at IETR in collaboration with IRISA in the frame of the NOP project funded by Cominlabs.

The starting date is flexible but should be before January 2024.

--

Titre : Gestion d’énergie pour les architectures intermittentes
Mots-clefs : Energie, micro-controleur MSP430, NVRAM
Salaire : 2000 à 2400€ net par mois selon expérience
Durée : Post-doc de 12 mois à compter du 01/09/22, pouvant être renouvelé.
Lieu de travail : IETR Polytech Nantes ou IRISA/ENSSAT Lannion
Contacts : Sébastien Pillement (Sebastien [dot] Pillementatuniv-nantes [dot] fr), Maria Mendez Real (maria [dot] mendezatuniv-nantes [dot] fr), Matthieu Gautier (matthieu [dot] gautieratirisa [dot] fr) Robin Gerzaguet (robin [dot] gerzaguetatirisa [dot] fr)
Poste
Les systèmes basses-consommation sont souvent couplés avec des systèmes à récupération d’énergie et ont pour objectif d’être autonome en énergie. Il s’agit donc pour ces systèmes d’utiliser au mieux l’énergie à leur disposition afin de ne pas tomber en panne, et ceci passe souvent par une prédiction de l’énergie à venir. Les architectures intermittentes sont des nouvelles d’architectures qui s’appuient des mémoires non volatiles (NVRAM). Ainsi, en cas de rupture d’alimentation, ces systèmes peuvent redémarrer et recommencer leurs tâches car l’état des processus est conservé dans la partie non volatile de la mémoire. Ceci change la manière d’utiliser l’énergie au sein de la carte puisqu’il ne s’agit plus de ne pas tomber en panne mais de prédire l’instant de panne. L’objectif de ce poste est double. Il consiste dans un premier temps à concevoir et implémenter sur un microcontrôleur TI MSP430 (auquel est associée une mémoire non volatile) des algorithmes de gestion d’énergie prenant en compte l’énergie disponible et l’application visée (détection de chants d’oiseaux). Le deuxième objectif est de concevoir un prototype dédié à l’application visée. La plateforme intégrera un dispositif de communication (e.g. LoRa), un micro-contrôleur TI MSP430 et la mémoire non volatile associée, des capteurs et un dispositif de récupération d’énergie.
Ces travaux s’inscrivent dans le cadre du projet CominLabs NOP (https://project.inria.fr/nopcl/) en collaboration avec différents laboratoires Bretons (IETR, LS2N et INRIA). En fonction du candidat, le travail peut être basé à Nantes ou à Lannion.
Profil visé
Vous êtes docteur(e) en électronique numérique. Vous avez de bonnes compétences en développement microcontrôleur qui s’appuient sur un socle de connaissances techniques parmi celles citées cidessous, autorisant une adaptabilité́aux différents travaux proposés.
Compétences
Langages : C, C++, Matlab, Python
Programmation microcontrôleur, Linux, Linux embarqué,
IoT, réseau de capteur
Électronique analogique et numérique, Conception carte électronique
Traitement du signal